LCMXO2-4000HC-4TG144C Field Programmable Gate Array 4320 LUTs 115 IO 3.3V 4 Spd
♠ Descrição do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | treliça |
| Categoria de Produto: | FPGA - Field Programmable Gate Array |
| RoHS: | Detalhes |
| Series: | LCMXO2 |
| Número de elementos lógicos: | 4320 LE |
| Número de E/S: | 114 E/S |
| Tensão de alimentação - Mín.: | 2,375 V |
| Tensão de alimentação - Máx.: | 3,6 V |
| Temperatura operacional mínima: | 0C |
| Temperatura operacional máxima: | + 85 C |
| Taxa de dados: | - |
| Número de transceptores: | - |
| Estilo de montagem: | SMD/SMT |
| Pacote / Estojo: | TQFP-144 |
| Embalagem: | Bandeja |
| Marca: | treliça |
| RAM distribuída: | 34 kbits |
| RAM de bloco incorporado - EBR: | 92 kbits |
| Frequência operacional máxima: | 269 MHz |
| Sensível à umidade: | Sim |
| Número de Blocos de Matriz Lógica - LABs: | 540 LAB |
| Corrente de alimentação operacional: | 8,45 mA |
| Tensão de alimentação operacional: | 2,5 V/3,3 V |
| Tipo de Produto: | FPGA - Field Programmable Gate Array |
| Quantidade do pacote de fábrica: | 60 |
| Subcategoria: | CIs lógicos programáveis |
| Memória total: | 222 kbits |
| Nome comercial: | MachXO2 |
| Unidade de peso: | 0,046530 onças |
1. Arquitetura Lógica Flexível
Seis dispositivos com 256 a 6864 LUT4s e 18 a 334E/S
2. Dispositivos de energia ultra baixa
Processo avançado de baixa potência de 65 nm
Tão baixo quanto 22 μW de energia em espera
E/S programáveis de diferencial de baixa oscilação
Modo de espera e outras opções de economia de energia
3. Memória Integrada e Distribuída
Até 240 kbits sysMEM™ Embedded Block RAM
Até 54 kbits de RAM distribuída
Lógica de controle FIFO dedicada
4. Memória Flash do Usuário no Chip
Até 256 kbits de Memória Flash do Usuário
100.000 ciclos de gravação
Acessível através de WISHBONE, SPI, I2C e JTAGinterfaces
Pode ser usado como processador soft PROM ou como Flashmemória
5. Fonte Síncrona Pré-ProjetadaE/S
Registradores DDR em células de E/S
Lógica de engrenagem dedicada
Engrenagem 7:1 para Display I/O
Generic DDR, DDRX2, DDRX4
Memória dedicada DDR/DDR2/LPDDR com DQSapoiar
6. Buffer de E/S flexível e de alto desempenho
Buffer sysI/O™ programável suporta amplagama de interfaces:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulado
Entradas de disparo Schmitt, até 0,5 V de histerese
E/S suporta hot socketing
Terminação diferencial no chip
Modo pull-up ou pull-down programável
7. Relógio flexível no chip
Oito relógios primários
Até dois clocks de borda para E/S de alta velocidadeinterfaces (lados superior e inferior apenas)
Até dois PLLs analógicos por dispositivo com n fracionáriosíntese de frequência
Ampla faixa de frequência de entrada (7 MHz a 400MHz)
8. Não volátil, infinitamente reconfigurável
Instant-on – liga em microssegundos
Solução segura de chip único
Programável através de JTAG, SPI ou I2C
Suporta programação em segundo plano de não-voláteismemória
Inicialização dupla opcional com memória SPI externa
9. Reconfiguração do TransFR™
Atualização da lógica em campo enquanto o sistema opera
10. Suporte aprimorado no nível do sistema
Funções reforçadas no chip: SPI, I2C,temporizador/contador
Oscilador on-chip com precisão de 5,5%
TraceID exclusivo para rastreamento do sistema
Modo One Time Programmable (OTP)
Fonte de alimentação única com operação estendidafaixa
Varredura de limite padrão IEEE 1149.1
Programação no sistema compatível com IEEE 1532
11. Ampla gama de opções de pacotes
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,fpBGA, opções de pacotes QFN
Opções de pacotes compactos
Tão pequeno quanto 2,5 mm x 2,5 mm
Migração de densidade suportada
Embalagem avançada livre de halogênio
