LCMXO2-4000HC-4TG144C Matriz de portas programáveis em campo 4320 LUTs 115 IO 3,3 V 4 velocidades
♠ Descrição do produto
| Atributo do produto | Valor do Atributo |
| Fabricante: | Treliça |
| Categoria do produto: | FPGA - Matriz de Portas Programáveis em Campo |
| RoHS: | Detalhes |
| Série: | LCMXO2 |
| Número de Elementos Lógicos: | 4320 LE |
| Número de E/Ss: | 114 E/S |
| Tensão de alimentação - Mín.: | 2,375 V |
| Tensão de alimentação - Máx.: | 3,6 V |
| Temperatura mínima de operação: | 0 C |
| Temperatura máxima de operação: | + 85 °C |
| Taxa de dados: | - |
| Número de transceptores: | - |
| Estilo de montagem: | SMD/SMT |
| Pacote/Caixa: | TQFP-144 |
| Embalagem: | Bandeja |
| Marca: | Treliça |
| RAM distribuída: | 34 kbit |
| RAM de bloco embarcada - EBR: | 92 kbit |
| Frequência máxima de operação: | 269 MHz |
| Sensível à umidade: | Sim |
| Número de blocos de matriz lógica - LABs: | 540 LAB |
| Corrente de alimentação operacional: | 8,45 mA |
| Tensão de alimentação operacional: | 2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de Portas Programáveis em Campo |
| Quantidade de embalagem de fábrica: | 60 |
| Subcategoria: | CIs de lógica programável |
| Memória total: | 222 kbit |
| Nome comercial: | MachXO2 |
| Peso unitário: | 0,046530 onças |
1. Arquitetura Lógica Flexível
Seis dispositivos com 256 a 6864 LUT4s e 18 a 334E/S
2. Dispositivos de ultrabaixo consumo de energia
Processo avançado de baixa potência de 65 nm
Consumo de energia em espera de apenas 22 μW
E/S diferencial de baixa oscilação programável
Modo de espera e outras opções de economia de energia
3. Memória Embarcada e Distribuída
Até 240 kbits de RAM de bloco incorporado sysMEM™
Até 54 kbits de RAM distribuída
Lógica de controle FIFO dedicada
4. Memória Flash do Usuário On-Chip
Até 256 kbits de memória flash do usuário
100.000 ciclos de gravação
Acessível através de WISHBONE, SPI, I2C e JTAGinterfaces
Pode ser usado como processador PROM ou como Flashmemória
5. Fonte síncrona pré-projetadaE/S
Registradores DDR em células de E/S
Lógica de engrenagem dedicada
Engrenagem 7:1 para E/S de exibição
DDR genérico, DDRX2, DDRX4
Memória DDR/DDR2/LPDDR dedicada com DQSapoiar
6. Buffer de E/S flexível e de alto desempenho
O buffer sysI/O™ programável oferece suporte a uma amplagama de interfaces:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Barramento-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulado
Entradas de disparo Schmitt, até 0,5 V de histerese
Suporte de E/S hot socketing
Terminação diferencial no chip
Modo pull-up ou pull-down programável
7. Clocking flexível no chip
Oito relógios primários
Até dois relógios de borda para E/S de alta velocidadeinterfaces (apenas lados superior e inferior)
Até dois PLLs analógicos por dispositivo com n fracionáriosíntese de frequência
Ampla faixa de frequência de entrada (7 MHz a 400MHz)
8. Não volátil, infinitamente reconfigurável
Ligação instantânea – liga em microssegundos
Solução segura de chip único
Programável através de JTAG, SPI ou I2C
Suporta programação em segundo plano de sistemas não voláteismemória
Inicialização dupla opcional com memória SPI externa
9. Reconfiguração TransFR™
Atualização lógica em campo enquanto o sistema opera
10. Suporte aprimorado ao nível do sistema
Funções reforçadas no chip: SPI, I2C,temporizador/contador
Oscilador on-chip com precisão de 5,5%
TraceID exclusivo para rastreamento do sistema
Modo programável uma vez (OTP)
Fonte de alimentação única com operação estendidafaixa
Varredura de limite padrão IEEE 1149.1
Programação no sistema compatível com IEEE 1532
11. Ampla gama de opções de pacotes
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opções de pacote fpBGA e QFN
Opções de pacotes compactos
Tão pequeno quanto 2,5 mm x 2,5 mm
Migração de densidade suportada
Embalagem avançada sem halogênio
