Microcontroladores SPC5634MF2MLQ80 de 32 bits – MCU NXP MCU de 32 bits, núcleo Power Arch, Flash de 1,5 MB, 80 MHz, -40/+125 °C, grau automotivo, QFP 144
♠ Descrição do produto
| Atributo do produto | Valor do Atributo |
| Fabricante: | NXP |
| Categoria do produto: | Microcontroladores de 32 bits - MCU |
| RoHS: | Detalhes |
| Série: | MPC5634M |
| Estilo de montagem: | SMD/SMT |
| Pacote/Caixa: | LQFP-144 |
| Essencial: | e200z3 |
| Tamanho da memória do programa: | 1,5 MB |
| Tamanho da RAM de dados: | 94 kB |
| Largura do barramento de dados: | 32 bits |
| Resolução ADC: | 2 x 8 bits/10 bits/12 bits |
| Frequência máxima do relógio: | 80 MHz |
| Número de E/Ss: | 80 E/S |
| Tensão de alimentação - Mín.: | 1,14 V |
| Tensão de alimentação - Máx.: | 1,32 V |
| Temperatura mínima de operação: | - 40°C |
| Temperatura máxima de operação: | + 150 °C |
| Qualificação: | AEC-Q100 |
| Embalagem: | Bandeja |
| Tensão de alimentação analógica: | 5,25 V |
| Marca: | NXP Semicondutores |
| Tipo de RAM de dados: | SRAM |
| Tensão de E/S: | 5,25 V |
| Sensível à umidade: | Sim |
| Produto: | MCU |
| Tipo de produto: | Microcontroladores de 32 bits - MCU |
| Tipo de memória de programa: | Clarão |
| Quantidade de embalagem de fábrica: | 60 |
| Subcategoria: | Microcontroladores - MCU |
| Temporizadores de Watchdog: | Temporizador de cão de guarda |
| Pseudônimos da peça nº: | 935311091557 |
| Peso unitário: | 1,319 g |
♠ Microcontroladores de 32 bits - MCU
Esses microcontroladores automotivos de 32 bits são uma família de dispositivos de sistema em chip (SoC) que contêm todos os recursos da família MPC5500 e muitos novos recursos, juntamente com a tecnologia CMOS de 90 nm de alto desempenho, para proporcionar redução substancial do custo por recurso e melhoria significativa do desempenho. O núcleo do processador host avançado e econômico dessa família de controladores automotivos é construído com a tecnologia Power Architecture®. Essa família contém aprimoramentos que aprimoram a adequação da arquitetura a aplicações embarcadas, inclui suporte adicional a instruções para processamento de sinal digital (DSP), integra tecnologias — como uma unidade de processamento de tempo aprimorada, conversor analógico-digital em fila aprimorado, Rede de Área do Controlador e um sistema modular de entrada-saída aprimorado — que são importantes para as aplicações de trem de força de baixo custo atuais. Essa família de dispositivos é uma extensão totalmente compatível da família MPC5500 da Freescale. O dispositivo possui um único nível de hierarquia de memória, consistindo em até 94 KB de SRAM no chip e até 1,5 MB de memória flash interna. O dispositivo também possui uma interface de barramento externo (EBI) para "calibração". Essa interface de barramento externo foi projetada para suportar a maioria das memórias padrão usadas nas famílias MPC5xx e MPC55xx.
• Parâmetros operacionais
— Operação totalmente estática, 0 MHz– 80 MHz (mais 2% de modulação de frequência – 82 MHz)
— Faixa de operação de temperatura de junção de –40 ℃ a 150 ℃
— Design de baixo consumo de energia
– Dissipação de potência inferior a 400 mW (nominal)
– Projetado para gerenciamento dinâmico de energia do núcleo e periféricos
– Controle de clock de periféricos por software
– Modo de parada de baixo consumo de energia, com todos os relógios parados
— Fabricado em processo de 90 nm
— Lógica interna de 1,2 V
— Fonte de alimentação única com 5,0 V -10％/+5% (4,5 V a 5,25 V) com regulador interno para fornecer 3,3 V e 1,2 V para o núcleo
— Pinos de entrada e saída com faixa de 5,0 V -10％/+5% (4,5 V a 5,25 V)
– Níveis de comutação CMOS VDDE de 35%/65% (com histerese)
– Histerese selecionável
– Controle de taxa de variação selecionável
— Pinos Nexus alimentados por fonte de 3,3 V
— Projetado com técnicas de redução de EMI
– Loop de bloqueio de fase
– Modulação de frequência da frequência do relógio do sistema
– Capacitância de bypass no chip
– Taxa de variação e força de acionamento selecionáveis
• Processador de núcleo e200z335 de alto desempenho
— Modelo do programador do livro E da arquitetura de energia de 32 bits
— Melhorias na codificação de comprimento variável
– Permite que o conjunto de instruções da Power Architecture seja opcionalmente codificado em instruções mistas de 16 e 32 bits
– Resulta em tamanho de código menor
— CPU compatível com a tecnologia Power Architecture de 32 bits de edição única
— Execução e aposentadoria em ordem
— Tratamento preciso de exceções
— Unidade de processamento de filiais
– Somador de cálculo de endereço de filial dedicado
– Aceleração de ramificação usando o buffer de instrução Branch Lookahead
— Unidade de carga/armazenamento
– Latência de carga de um ciclo
– Totalmente canalizado
– Suporte para Big e Little Endian
– Suporte de acesso desalinhado
– Nenhuma bolha de pipeline de carga para uso
— Trinta e dois registradores de uso geral (GPRs) de 64 bits
— Unidade de gerenciamento de memória (MMU) com buffer de tradução totalmente associativo (TLB) de 16 entradas
— Barramento de instruções separado e barramento de carga/armazenamento
— Suporte a interrupção vetorizada
— Latência de interrupção < 120 ns a 80 MHz (medida desde a solicitação de interrupção até a execução da primeira instrução do manipulador de exceção de interrupção)
