Microcontroladores SPC5644AF0MLU2 de 32 bits – MCU 32BIT3MB Flsh192KRAM

• Núcleo de arquitetura de energia e200z4 de 150 MHz

— Codificação de instruções de comprimento variável (VLE)

— Arquitetura superescalar com 2 unidades de execução

— Até 2 instruções inteiras ou de ponto flutuante por ciclo

— Até 4 operações de multiplicação e acumulação por ciclo

• Organização da memória

— Memória flash de 4 MB no chip com ECC e leitura durante gravação (RWW)

— SRAM on-chip de 192 KB com funcionalidade de espera (32 KB) e ECC

— Cache de instruções de 8 KB (com bloqueio de linha), configurável como 2 ou 4 vias

— 14 + 3 KB de código eTPU e RAM de dados

— 5 ✖ 4 interruptor de barra transversal (XBAR)

— MMU de 24 entradas

— Interface de barramento externo (EBI) com porta mestre e escrava

• Proteção contra falhas

— Unidade de Proteção de Memória (MPU) de 16 entradas

— Unidade CRC com 3 submódulos

— Sensor de temperatura da junção

• Interrupções

— Controlador de interrupção configurável (com NMI)

— DMA de 64 canais

• Canais seriais

— 3 ✖ eSCI

— 3 ✖ DSPI (2 dos quais suportam Micro Second Channel [MSC] downstream)

— 3 ✖ FlexCAN com 64 mensagens cada

— 1 ✖ Módulo FlexRay (V2.1) até 10 Mbit/s com canal duplo ou único e 128 objetos de mensagem e ECC

• 1 ✖ eMIOS: 24 canais unificados

• 1 ✖ eTPU2 (eTPU de segunda geração)

— 32 canais padrão

— 1 ✖ módulo de reação (6 canais com três saídas por canal)

• 2 conversores analógico-digitais enfileirados aprimorados (eQADCs)

— Quarenta canais de entrada de 12 bits (multiplexados em 2 ADCs); expansíveis para 56 canais com multiplexadores externos

— 6 filas de comando

— Suporte a gatilho e DMA

— Tempo mínimo de conversão de 688 ns

• Carregador de bootstrap CAN/SCI/FlexRay no chip com módulo de assistência de inicialização (BAM)

• Nexo

— Classe 3+ para o núcleo e200z4

— Classe 1 para o eTPU

• JTAG (5 pinos)

• Semáforo de gatilho de desenvolvimento (DTS)

— Registo de semáforos (32 bits) e um registo de identificação

— Usado como parte de um protocolo de aquisição de dados acionado

— O pino EVTO é usado para comunicar com a ferramenta externa

• Geração de relógio

— Oscilador principal de 4–40 MHz no chip

— FMPLL (loop de fase de frequência modulada) no chip

• Até 120 linhas de E/S de uso geral

— Programável individualmente como entrada, saída ou função especial

— Limiar programável (histerese)

• Modo de redução de potência: modos lento, parada e espera

• Esquema de fornecimento flexível

— Alimentação única de 5 V com reator externo

— Alimentação externa múltipla: 5 V, 3,3 V e 1,2 V

• Pacotes

— 176 LQFP

— 208 MAPBGA

— 324 TEPBGA

CSP de 496 pinos (somente ferramenta de calibração)