Matriz de portas programáveis ​​em campo XC6SLX75-2FGG484C

• Família Spartan-6:

1. Spartan-6 LX FPGA: Lógica otimizada
2. Spartan-6 LXT FPGA: Conectividade serial de alta velocidade

• Projetado para baixo custo

1. Vários blocos integrados eficientes
2. Seleção otimizada de padrões de E/S
3. Almofadas escalonadas
4. Embalagens de plástico de alto volume com fios soldados

• Baixa potência estática e dinâmica

1. Processo de 45 nm otimizado para custo e baixo consumo de energia
2. Modo de hibernação para energia zero
3. O modo de suspensão mantém o estado e a configuração com ativação de vários pinos e aprimoramento de controle
4. Tensão de núcleo de 1,0 V de baixa potência (FPGAs LX, apenas -1L)
5. Tensão de núcleo de 1,2 V de alto desempenho (FPGAs LX e LXT, graus de velocidade -2, -3 e -3N)

• Bancos de interface SelectIO™ multivoltagem e multipadrão

1. Taxa de transferência de dados de até 1.080 Mb/s por E/S diferencial
2. Saída de acionamento selecionável, até 24 mA por pino
3. Padrões e protocolos de 3,3 V a 1,2 VI/O
4. Interfaces de memória HSTL e SSTL de baixo custo
5. Conformidade com hot swap
6. Taxas de variação de E/S ajustáveis ​​para melhorar a integridade do sinal

• Transceptores seriais GTP de alta velocidade nos FPGAs LXT

1. Até 3,2 Gb/s
2. Interfaces de alta velocidade, incluindo: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI

• Bloco de endpoint integrado para projetos PCI Express (LXT)
• Suporte à tecnologia PCI® de baixo custo compatível com as especificações de 33 MHz, 32 e 64 bits.
• Fatias DSP48A1 eficientes

1. Aritmética de alto desempenho e processamento de sinais
2. Multiplicador rápido de 18 x 18 e acumulador de 48 bits
3. Capacidade de pipeline e cascata
4. Pré-somador para auxiliar aplicações de filtros

• Blocos de controlador de memória integrados

1. Suporte a DDR, DDR2, DDR3 e LPDDR
2. Taxas de dados de até 800 Mb/s (largura de banda máxima de 12,8 Gb/s)
3. Estrutura de barramento multiporta com FIFO independente para reduzir problemas de tempo de projeto

• Recursos lógicos abundantes com capacidade lógica aumentada

1. Suporte opcional para registrador de deslocamento ou RAM distribuída
2. LUTs eficientes de 6 entradas melhoram o desempenho e minimizam a potência
3. LUT com flip-flops duplos para aplicações centradas em pipeline

• Bloqueia RAM com uma ampla gama de granularidade

1. RAM de bloco rápido com habilitação de gravação de bytes
2. Blocos de 18 Kb que podem ser programados opcionalmente como duas RAMs de bloco de 9 Kb independentes

• Clock Management Tile (CMT) para melhor desempenho

1. Baixo ruído, clocking flexível
2. Os gerenciadores de relógio digital (DCMs) eliminam a distorção do relógio e do ciclo de trabalho
3. Loops de bloqueio de fase (PLLs) para clock de baixo jitter
4. Síntese de frequência com multiplicação, divisão e deslocamento de fase simultâneos
5. Dezasseis redes de relógios globais de baixa assimetria

• Configuração simplificada, suporta padrões de baixo custo

1. Configuração de detecção automática de 2 pinos
2. Amplo suporte a SPI de terceiros (até x4) e flash NOR
3. Plataforma Xilinx Flash rica em recursos com JTAG
4. Suporte MultiBoot para atualização remota com vários fluxos de bits, usando proteção watchdog

• Segurança aprimorada para proteção de design

1. Identificador de DNA de dispositivo exclusivo para autenticação de design
2. Criptografia de fluxo de bits AES em dispositivos maiores

• Processamento embarcado mais rápido com processador MicroBlaze™ aprimorado e de baixo custo
• Projetos de referência e IP líderes do setor