Microprocessadores AM3352BZCZA100 – MPU ARM Cortex-A8 MPU

Pequena descrição:

Fabricantes: Texas Instruments
Categoria do produto: Microprocessadores – MPU
Ficha de dados:AM3352BZCZA100
Descrição:IC MPU SITARA 1.0GHZ 324NFBGA
Status RoHS: Compatível com RoHS


Detalhes do produto

Características

Formulários

Etiquetas de produtos

♠ Descrição do produto

Atributo do produto Valor do atributo
Fabricante: Instrumentos Texas
Categoria de Produto: Microprocessadores - MPU
RoHS: Detalhes
Estilo de montagem: SMD/SMT
Embalagem/Caixa: PBGA-324
Series: AM3352
Essencial: ARM Cortex A8
Número de núcleos: 1 Núcleo
Largura do barramento de dados: 32 bits
Frequência Máxima do Relógio: 1 GHz
Memória de instrução de cache L1: 32 kB
Memória de dados de cache L1: 32 kB
Tensão de alimentação operacional: 1,325 V
Temperatura operacional mínima: - 40 C
Temperatura operacional máxima: + 125 C
Embalagem: Bandeja
Marca: Instrumentos Texas
Tamanho da RAM de dados: 64 KB, 64 KB
Tamanho da ROM de dados: 176 KB
Kit de desenvolvimento: TMDXEVM3358
Tensão de E/S: 1,8 V, 3,3 V
Tipo de interface: CAN, Ethernet, I2C, SPI, UART, USB
Instrução de Cache L2 / Memória de Dados: 256 KB
Tipo de memória: Cache L1/L2/L3, RAM, ROM
Sensível à umidade: Sim
Número de temporizadores/contadores: 8 Temporizador
Série do processador: cítara
Tipo de Produto: Microprocessadores - MPU
Quantidade do pacote de fábrica: 126
Subcategoria: Microprocessadores - MPU
Nome comercial: cítara
Temporizadores de vigilância: Cão de guarda
Unidade de peso: 1,714 g

♠ Processadores AM335x Sitara™

Os microprocessadores AM335x, baseados no processador ARM Cortex-A8, são aprimorados com imagens, processamento gráfico, periféricos e opções de interface industrial como EtherCAT e PROFIBUS.Os dispositivos suportam sistemas operacionais de alto nível (HLOS).Processor SDK Linux® e TI-RTOS estão disponíveis gratuitamente na TI.

O microprocessador AM335x contém os subsistemas mostrados no Diagrama de Bloco Funcional e uma breve descrição de cada um a seguir:

O contém os subsistemas mostrados no diagrama de blocos funcionais e uma breve descrição de cada um segue:

O subsistema da unidade de microprocessador (MPU) é baseado no processador ARM Cortex-A8 e o subsistema PowerVR SGX™ Graphics Accelerator fornece aceleração de gráficos 3D para oferecer suporte a efeitos de exibição e jogos.O PRU-ICSS é separado do núcleo ARM, permitindo operação independente e temporização para maior eficiência e flexibilidade.

O PRU-ICSS permite interfaces periféricas adicionais e protocolos de tempo real como EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos e outros.Além disso, a natureza programável do PRU-ICSS, junto com seu acesso a pinos, eventos e todos os recursos do sistema em chip (SoC), fornece flexibilidade na implementação de respostas rápidas em tempo real, operações especializadas de manipulação de dados, interfaces periféricas personalizadas , e ao descarregar tarefas dos outros núcleos do processador do SoC.


  • Anterior:
  • Próximo:

  • • Até 1 GHz Sitara™ ARM® Cortex® -A8 Processador RISC de 32 bits

    – NEON™ SIMD Coprocessador

    – 32 KB de instrução L1 e 32 KB de cache de dados com detecção de erro único (paridade)

    – 256 KB de cache L2 com código de correção de erros (ECC)

    – 176 KB de ROM de inicialização no chip

    - 64KB de RAM Dedicada

    – Emulação e Depuração – JTAG

    – Controlador de interrupção (até 128 solicitações de interrupção)

    • Memória On-Chip (RAM L3 Compartilhada)

    – 64KB de RAM do Controlador de Memória On-Chip de Uso Geral (OCMC)

    - Acessível a todos os mestres

    - Suporta retenção para ativação rápida

    • Interfaces de Memória Externa (EMIF)

    – Controlador mDDR(LPDDR), DDR2, DDR3, DDR3L:

    – mDDR: clock de 200 MHz (taxa de dados de 400 MHz)

    – DDR2: clock de 266 MHz (taxa de dados de 532 MHz)

    – DDR3: clock de 400 MHz (taxa de dados de 800 MHz)

    – DDR3L: clock de 400 MHz (taxa de dados de 800 MHz)

    - Barramento de dados de 16 bits

    - 1 GB de espaço endereçável total

    – Suporta configurações de um dispositivo de memória x16 ou dois x8

    – Controlador de memória de uso geral (GPMC)

    – Interface de memória assíncrona flexível de 8 bits e 16 bits com até sete seleções de chip (NAND, NOR, Muxed-NOR, SRAM)

    – Usa código BCH para suportar ECC de 4, 8 ou 16 bits

    – Usa código Hamming para suportar ECC de 1 bit

    – Módulo localizador de erros (ELM)

    – Usado em conjunto com o GPMC para localizar endereços de erros de dados de polinômios de síndrome gerados usando um algoritmo BCH

    – Suporta localização de erro de bloco de 4, 8 e 16 bits por bloco de 512 bytes com base em algoritmos BCH

    • Subsistema de Unidade Programável em Tempo Real e Subsistema de Comunicação Industrial (PRU-ICSS)

    – Suporta protocolos como EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ e mais

    – Duas Unidades de Tempo Real Programáveis ​​(PRUs)

    – Processador RISC Load/Store de 32 bits capaz de rodar a 200 MHz

    – 8 KB de RAM de instrução com detecção de erro único (paridade)

    – 8 KB de RAM de dados com detecção de erro único (paridade)

    – Multiplicador de 32 bits de ciclo único com acumulador de 64 bits

    – Módulo GPIO aprimorado fornece suporte de mudança de entrada/saída e trava paralela em sinal externo

    – 12 KB de RAM compartilhada com detecção de erro único (paridade)

    – Três bancos de registradores de 120 bytes acessíveis por cada PRU

    – Controlador de interrupção (INTC) para lidar com eventos de entrada do sistema

    – Barramento de Interconexão Local para Conexão dos Mestres Internos e Externos aos Recursos Dentro do PRU-ICSS

    – Periféricos Dentro do PRU-ICSS:

    – Uma porta UART com pinos de controle de fluxo, suporta até 12 Mbps

    – Um Módulo de Captura Aprimorada (eCAP)

    – Duas portas Ethernet MII que suportam Ethernet industrial, como EtherCAT

    – Uma porta MDIO

    • Módulo de gerenciamento de energia, reinicialização e relógio (PRCM)

    – Controla a entrada e saída dos modos Stand-By e Deep-Sleep

    – Responsável pelo sequenciamento de hibernação, sequenciamento de desligamento do domínio de energia, sequenciamento de ativação e sequenciamento de ativação do domínio de energia

    – Relógios

    – Oscilador integrado de alta frequência de 15 a 35 MHz usado para gerar um relógio de referência para vários sistemas e relógios periféricos

    – Suporta controle de ativação e desativação de relógio individual para subsistemas e periféricos para facilitar o consumo de energia reduzido

    – Cinco ADPLLs para Gerar Relógios do Sistema (Subsistema MPU, Interface DDR, USB e Periféricos [MMC e SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

    - Poder

    – Dois domínios de energia não comutáveis ​​(relógio de tempo real [RTC], lógica de ativação [WAKEUP])

    – Três domínios de energia comutáveis ​​(Subsistema MPU [MPU], SGX530 [GFX], Periféricos e Infraestrutura [PER])

    – Implementa SmartReflex™ Classe 2B para escalonamento de tensão do núcleo com base na temperatura da matriz, variação do processo e desempenho (escala de tensão adaptável [AVS])

    - Escala de frequência de tensão dinâmica (DVFS)

    • Relógio em tempo real (RTC)

    – Informações de data em tempo real (dia-mês-ano-dia da semana) e hora (horas-minutos-segundos)

    – Oscilador interno de 32,768 kHz, lógica RTC e LDO interno de 1,1 V

    – Entrada Independente de Power-on-Reset (RTC_PWRONRSTn)

    – Pino de entrada dedicado (EXT_WAKEUP) para eventos de ativação externos

    – Alarme programável pode ser usado para gerar interrupções internas para o PRCM (para despertar) ou Cortex-A8 (para notificação de evento)

    – Alarme programável pode ser usado com saída externa (PMIC_POWER_EN) para habilitar o IC de gerenciamento de energia para restaurar domínios de energia não RTC

    • Periféricos

    – Até duas portas USB 2.0 DRD (dispositivo de função dupla) de alta velocidade com PHY integrado

    – Até dois MACs Gigabit Ethernet industriais (10, 100, 1000 Mbps)

    - Interruptor Integrado

    – Cada MAC suporta interfaces MII, RMII, RGMII e MDIO

    – MACs e switches Ethernet podem operar independentemente de outras funções

    – IEEE 1588v1 Precision Time Protocol (PTP)

    – Até duas portas de rede de área de controlador (CAN)

    – Suporta CAN Versão 2 Partes A e B

    – Até duas portas seriais de áudio multicanal (McASPs)

    – Transmite e recebe clocks de até 50 MHz

    – Até quatro pinos de dados seriais por porta McASP com relógios TX e RX independentes

    – Suporta multiplexação por divisão de tempo (TDM), som Inter-IC (I2S) e formatos semelhantes

    – Suporta transmissão de interface de áudio digital (formatos SPDIF, IEC60958-1 e AES-3)

    – Buffers FIFO para Transmitir e Receber (256 Bytes)

    – Até seis UARTs

    – Todos os UARTs suportam os modos IrDA e CIR

    – Todos os UARTs suportam controle de fluxo RTS e CTS

    - UART1 suporta controle de modem completo

    – Até duas interfaces seriais McSPI mestre e escravo

    - Até duas seleções de chip

    - Até 48MHz

    – Até três portas MMC, SD, SDIO

    – Modos MMC, SD, SDIO de 1, 4 e 8 bits

    – MMCSD0 tem trilho de alimentação dedicado para operação de 1,8 V ou 3,3 V

    - Taxa de transferência de dados de até 48 MHz

    - Suporta detecção de cartão e proteção contra gravação

    – Está em conformidade com as especificações MMC4.3, SD, SDIO 2.0

    – Até três interfaces mestre e escravo I 2C

    – Modo Padrão (até 100 kHz)

    – Modo rápido (até 400 kHz)

    – Até quatro bancos de pinos de E/S de uso geral (GPIO)

    – 32 pinos GPIO por banco (multiplexados com outros pinos funcionais)

    – Os pinos GPIO podem ser usados ​​como entradas de interrupção (até duas entradas de interrupção por banco)

    – Até três entradas de eventos DMA externas que também podem ser usadas como entradas de interrupção

    - Oito temporizadores de uso geral de 32 bits

    – DMTIMER1 é um temporizador de 1 ms usado para tiques do sistema operacional (SO)

    – DMTIMER4–DMTIMER7 são fixados

    - Um temporizador de cão de guarda

    – Motor gráfico 3D SGX530

    – Arquitetura baseada em blocos que oferece até 20 milhões de polígonos por segundo

    – O Universal Scalable Shader Engine (USSE) é um mecanismo multithread que incorpora a funcionalidade de pixel e vertex Shader

    – Recurso de sombreamento avançado definido em excesso do Microsoft VS3.0, PS3.0 e OGL2.0

    – Suporte API padrão da indústria de Direct3D Mobile, OGL-ES 1.1 e 2.0 e OpenMax

    – Comutação de tarefas refinadas, balanceamento de carga e gerenciamento de energia

    – Operação orientada por DMA de geometria avançada para interação mínima da CPU

    – Anti-aliasing de imagem programável de alta qualidade

    – Endereçamento de memória totalmente virtualizado para operação do sistema operacional em uma arquitetura de memória unificada

    • Periféricos de jogos

    • Automação Residencial e Industrial

    • Aparelhos médicos de consumo

    • Impressoras

    • Sistemas inteligentes de pedágio

    • Máquinas de venda automática conectadas

    • Balanças

    • Consoles Educacionais

    • Brinquedos Avançados

    produtos relacionados