LCMXO1200C-3TN144I FPGA – Field Programmable Gate Array 1200 LUTs 113 IO 1.8 /2.5/3.3V -3 Spd I

Pequena descrição:

Fabricantes: Lattice
Categoria do produto: FPGA - Field Programmable Gate Array
Ficha de dados: LCMXO1200C-3TN144I
Descrição:IC FPGA 113 I/O 144TQFP
Status RoHS: Compatível com RoHS


Detalhes do produto

Características

Etiquetas de produtos

♠ Descrição do produto

Atributo do produto Valor do atributo
Fabricante: treliça
Categoria de Produto: FPGA - Field Programmable Gate Array
RoHS: Detalhes
Series: LCMXO1200C
Número de elementos lógicos: 1200 LE
Número de E/S: 113 E/S
Tensão de alimentação - Mín.: 1,71 V
Tensão de alimentação - Máx.: 3,465 V
Temperatura operacional mínima: - 40 C
Temperatura operacional máxima: + 100 C
Taxa de dados: -
Número de transceptores: -
Estilo de montagem: SMD/SMT
Embalagem/Caixa: TQFP-144
Embalagem: Bandeja
Marca: treliça
RAM distribuída: 6,4 kbits
RAM de bloco incorporado - EBR: 9,2 kbits
Altura: 1,4 mm
Comprimento: 20 mm
Frequência operacional máxima: 500 MHz
Sensível à umidade: Sim
Número de Blocos de Matriz Lógica - LABs: 150 LAB
Corrente de alimentação operacional: 21 mA
Tensão de alimentação operacional: 1,8 V/2,5 V/3,3 V
Tipo de Produto: FPGA - Field Programmable Gate Array
Quantidade do pacote de fábrica: 60
Subcategoria: CIs lógicos programáveis
Memória total: 15,6 kbits
Largura: 20 mm
Unidade de peso: 1,319g

  • Anterior:
  • Próximo:

  • Não volátil, infinitamente reconfigurável

    • Instant-on – liga em microssegundos

    • Chip único, sem memória de configuração externa necessária

    • Excelente segurança de design, nenhum fluxo de bits para interceptar

    • Reconfigurar a lógica baseada em SRAM em milissegundos

    • SRAM e memória não volátil programáveis ​​através da porta JTAG

    • Suporta programação em segundo plano de memória não volátil

    Modo dormir

    • Permite redução de corrente estática de até 100x

    TransFR™ Reconfiguração (TFR)

    • Atualização da lógica em campo enquanto o sistema opera

    E/S alta para densidade lógica

    • 256 a 2280 LUT4s

    • 73 a 271 E/S com extensas opções de pacotes

    • Migração de densidade suportada

    • Embalagem sem chumbo/compatível com RoHS

    Memória Integrada e Distribuída

    • Até 27,6 Kbits sysMEM™ Embedded Block RAM

    • Até 7,7 Kbits de RAM distribuída

    • Lógica de controle FIFO dedicada

    Buffer de E/S flexível

    • O buffer sysIO™ programável suporta uma ampla gama de interfaces:

    – LVCMOS 3.3/2.5/1.8/1.5/1.2

    – LVTTL

    – PCI

    – LVDS, Bus-LVDS, LVPECL, RSDS

    sysCLOCK™ PLLs

    • Até dois PLLs analógicos por dispositivo

    • Relógio multiplicar, dividir e mudança de fase

    Suporte em nível de sistema

    • Varredura de limite padrão IEEE 1149.1

    • Oscilador integrado

    • Os dispositivos operam com fonte de alimentação de 3,3 V, 2,5 V, 1,8 V ou 1,2 V

    • Programação no sistema compatível com IEEE 1532

    produtos relacionados