LCMXO640C-4TN144C FPGA – Matriz de portas programáveis em campo 640 LUTS 113 E/S
♠ Descrição do produto
| Atributo do produto | Valor do Atributo |
| Fabricante: | Treliça |
| Categoria do produto: | FPGA - Matriz de Portas Programáveis em Campo |
| RoHS: | Detalhes |
| Série: | LCMXO640C |
| Número de Elementos Lógicos: | 640 LE |
| Número de E/Ss: | 113 E/S |
| Tensão de alimentação - Mín.: | 1,71 V |
| Tensão de alimentação - Máx.: | 3,465 V |
| Temperatura mínima de operação: | 0 C |
| Temperatura máxima de operação: | + 85 °C |
| Taxa de dados: | - |
| Número de transceptores: | - |
| Estilo de montagem: | SMD/SMT |
| Pacote/Caixa: | TQFP-144 |
| Embalagem: | Bandeja |
| Marca: | Treliça |
| RAM distribuída: | 6,1 kbits |
| Altura: | 1,4 milímetros |
| Comprimento: | 20 milímetros |
| Frequência máxima de operação: | 550 MHz |
| Sensível à umidade: | Sim |
| Número de blocos de matriz lógica - LABs: | 80 LAB |
| Corrente de alimentação operacional: | 17 mA |
| Tensão de alimentação operacional: | 1,8 V/2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de Portas Programáveis em Campo |
| Quantidade de embalagem de fábrica: | 60 |
| Subcategoria: | CIs de lógica programável |
| Memória total: | 6,1 kbits |
| Largura: | 20 milímetros |
| Peso unitário: | 1,319 g |
Não volátil, infinitamente reconfigurável
• Ligação instantânea – liga em microssegundos
• Chip único, sem necessidade de memória de configuração externa
• Excelente segurança de design, sem fluxo de bits para interceptar
• Reconfigure a lógica baseada em SRAM em milissegundos
• SRAM e memória não volátil programáveis através da porta JTAG
• Suporta programação em segundo plano de memória não volátil
Modo de suspensão
• Permite redução de corrente estática de até 100x
Reconfiguração TransFR™ (TFR)
• Atualização lógica em campo enquanto o sistema opera
Alta densidade de E/S para lógica
• 256 a 2280 LUT4s
• 73 a 271 E/Ss com amplas opções de pacotes
• Migração de densidade suportada
• Embalagem sem chumbo/compatível com RoHS
Memória Embarcada e Distribuída
• Até 27,6 Kbits de RAM de bloco incorporado sysMEM™
• Até 7,7 Kbits de RAM distribuída
• Lógica de controle FIFO dedicada
Buffer de E/S flexível
• O buffer sysIO™ programável suporta uma ampla gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Barramento-LVDS, LVPECL, RSDS
PLLs sysCLOCK™
• Até dois PLLs analógicos por dispositivo
• Multiplicação, divisão e deslocamento de fase do relógio
Suporte em nível de sistema
• Varredura de Limite Padrão IEEE 1149.1
• Oscilador integrado
• Os dispositivos operam com alimentação de 3,3 V, 2,5 V, 1,8 V ou 1,2 V
• Programação no sistema compatível com IEEE 1532
