Um novo tipo de chip de memória ferroelétrico baseado em háfnio desenvolvido e projetado por Liu Ming, acadêmico do Instituto de Microeletrônica, foi apresentado na IEEE International Solid-State Circuits Conference (ISSCC) em 2023, o mais alto nível de design de circuito integrado.
A memória não volátil incorporada de alto desempenho (eNVM) está em alta demanda por chips SOC em eletrônicos de consumo, veículos autônomos, controle industrial e dispositivos de ponta para a Internet das Coisas.A memória ferroelétrica (FeRAM) tem as vantagens de alta confiabilidade, consumo de energia ultrabaixo e alta velocidade.É amplamente utilizado em grandes quantidades de gravação de dados em tempo real, leitura e gravação frequentes de dados, baixo consumo de energia e produtos SoC/SiP integrados.A memória ferroelétrica baseada em material PZT alcançou produção em massa, mas seu material é incompatível com a tecnologia CMOS e difícil de encolher, levando ao processo de desenvolvimento da memória ferroelétrica tradicional é seriamente prejudicado e a integração incorporada precisa de um suporte de linha de produção separado, difícil de popularizar em grande escala.A miniaturabilidade da nova memória ferroelétrica baseada em háfnio e sua compatibilidade com a tecnologia CMOS tornam-na um ponto de pesquisa de interesse comum na academia e na indústria.A memória ferroelétrica baseada em háfnio tem sido considerada uma importante direção de desenvolvimento da próxima geração de novas memórias.Atualmente, a pesquisa de memória ferroelétrica baseada em háfnio ainda apresenta problemas como confiabilidade insuficiente da unidade, falta de design de chip com circuito periférico completo e verificação adicional do desempenho no nível do chip, o que limita sua aplicação em eNVM.
Visando os desafios enfrentados pela memória ferroelétrica baseada em háfnio incorporada, a equipe do acadêmico Liu Ming, do Instituto de Microeletrônica, projetou e implementou o chip de teste FeRAM de magnitude megab pela primeira vez no mundo com base na plataforma de integração em larga escala de memória ferroelétrica baseada em háfnio compatível com CMOS e concluiu com sucesso a integração em larga escala do capacitor ferroelétrico HZO no processo CMOS de 130nm.Um circuito de drive de gravação assistido por ECC para detecção de temperatura e um circuito amplificador sensível para eliminação automática de offset são propostos, e durabilidade de ciclo 1012 e tempo de gravação de 7ns e tempo de leitura de 5ns são alcançados, que são os melhores níveis relatados até agora.
O artigo “A 9-Mb HZO-based Embedded FeRAM with 1012-Cycle Endurance and 5/7ns Read/Write using ECC-Assisted Data Refresh” é baseado nos resultados e Offset-Canceled Sense Amplifier “foi selecionado no ISSCC 2023, e o chip foi selecionado na Demo Session do ISSCC para ser exibido na conferência.Yang Jianguo é o primeiro autor do artigo e Liu Ming é o autor correspondente.
O trabalho relacionado é apoiado pela Fundação Nacional de Ciências Naturais da China, pelo Programa Nacional de Pesquisa e Desenvolvimento Chave do Ministério da Ciência e Tecnologia e pelo Projeto Piloto Classe B da Academia Chinesa de Ciências.
(Foto do chip FeRAM baseado em háfnio de 9Mb e teste de desempenho do chip)
Horário de postagem: 15 de abril de 2023